Инженер по разработке (RTL Designer)
150000 ₽Москва, Санкт-Петербург, Нижний Новгород, МинскSep 15
About the job
Разработка сложных функциональных модулей для ASIC на Verilog/SystemVerilog, работа с RTL-симуляторами и архитектурой процессоров
Requirements
- Опыт разработки RTL от 3 лет
- Знание Verilog/SystemVerilog
- Опыт использования RTL-симулятора от 3 лет
- Опыт работы в Linux
- Английский язык (чтение технической документации)
- Опыт работы с системами контроля версий
Source: Telegram channel FreeWorkFeed - Фриланс, удаленная работа
Employer contact is hidden
Sign up and upload your resume to unlock the direct contact for this job and a personal feed of similar ones from hundreds of Telegram channels. First 3 days free, no card.
Get the employer's contact